DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 02992317

**ACTIVE MATRIX PANEL** 

PUB. NO.:

01-289917 [JP 1289917 A]

PUBLISHED:

November 21, 1989 (19891121)

INVENTOR(s): MISAWA TOSHIYUKI

OSHIMA HIROYUKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

63-119919 [JP 88119919]

FILED:

May 17, 1988 (19880517)

INTL CLASS:

[4] G02F-001/133; G09F-009/30; H01L-027/12; H01L-029/78

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components); 44.9 (COMMUNICATION

-- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --Metal Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation) JOURNAL: Section: P, Section No. 1004, Vol. 14, No. 72, Pg. 16, February 09, 1990 (19900209)

## **ABSTRACT**

PURPOSE: To obtain a high-accuracy compact and reliable active matrix panel by providing thin film transistors (TR) which constitute a picture element matrix with the same section structure with a P or N type thin film TR. CONSTITUTION: The picture element matrix 22 includes source lines 26-28 connected to a source line driver circuit 12, gate lines 24 and 25 connected to a gate line driver circuit 21, and picture elements 32 and 33 formed at intersections of the source lines and gate lines. A picture element includes a thin film TR TFT29 and a liquid crystal cell 30, which consists of a picture element electrode and a counter electrode 31. The thin films TR 29 which constitute the picture element matrix 22 have the same section structure with one of P type thin film TRs and N type thin TRs which constitute a gate line driver circuit and a source line driver circuit. Consequently, the high- accuracy compact and reliable active matrix panel is obtained.

# DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

008076583

\*\*Image available\*\*

WPI Acc No: 1989-341695/198947

Related WPI Acc No: 1994-250787; 1994-256791; 1994-295914; 1997-538775;

1997-538776; 1997-538777; 1998-116219; 1998-116220; 1998-116221;

1998-116222; 1998-116223; 1998-155368; 1998-164764; 1998-254300;

1999-513494; 1999-513495; 1999-513496; 1999-513497; 1999-513498;

1999-513499; 1999-513500; 1999-513501

# Active matrix CCD panel for CRT - has drive circuits on common substrate, with each picture element including single thin film transistor

Patent Assignee: SEIKO EPSON CORP (SHIH ); SEIKO EPSON CO LTD (SHIH )

Inventor: MISAWA T; OSHIMA H; HIROYUKI O; TOSHIYUKI M

Number of Countries: 008 Number of Patents: 037

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date W	/eek
EP 342925	Α	19891123	EP 89304929	Α	19890516	198947 E
JP 1289917	Α	19891121	JP 88119919	Α	19880517	199001
US 5250931	Α	19931005	US 89351758	Α	19890515	199341
US 5274279	Α	19931228	US 89351758	Α	19890515	199401
			US 92923752	Α	19920731	
US 5341012	Α	19940823	US 89351758	Α	19890515	199433
			US 92923751	Α	19920731	
EP 342925	B1	19941228	EP 89304929	Α	19890516	199505
DE 68920200	E	19950209	DE 620200	_ <b>A</b>	_19890516	199511
			EP 89304929	Α	19890516	
KR 9409074	B1	19940929	KR 895609	Α	19890428	199635
KR 9410107	<b>B</b> 1	19941021	KR 8911609	Α	19890428	199637
KR 9504739	B1	19950506	KR 895609	Α	19890428	199702
			KR 9411607	Α	19940525	
US 5583347	Α	19961210	US 89351758	Α	19890515	199704
			US 92924695	Α	19920731	
			US 93142892	Α	19931025	
			US 95402376	Α	19950313	

, <u>, , , , , , , , , , , , , , , , , , </u>	·			.0						
	. •								,	
	JP 9329811	Α	19971222	JP 9725687	Α	19880517	199810 N			
	·			JP 9754889	Α	19880517				•
	US 5714771	Α	19980203	US 89351758	Α	19890515	199812			•
		,		US 92924695	Α	19920731				
				US 93142892	Α	19931025				
				US 95402376	Α	19950313		•		
				US 96721222	Α	19960926				
	JP 10010584	Α	19980116	JP 9725686	Α	19880517	199813 N			
				JP 9754888	Α	19880517				
	JP 10026776	Α	19980127	JP 9754889	Α	19880517	199814 N	•		
				JP 9770278	Α	19880517				
	 JP 10039337	Α	19980213	JP 88119919	Α	19880517	199817			
				JP 9725681	Α	19880517				
	JP 10039338	Α	19980213	JP 88119919	Α	19880517	199817			
				JP 9725684	Α	19880517		)		
	US 5754158	Α	19980519	US 89351758	Α	19890515	199827			
	 -			US 92924695	Α	19920731				
				US 93142892	Α	19931025				
				US 95402376	Α	19950313				
				US 95462275	Α	19950605				
				US 978 <b>77</b> 469	Α	19970617				
	US 5780872	Α	19980714	US 89351758	$\mathbf{A}_{\mathbf{A}}$	19890515	199835			
				US 92924695	Α	19920731				
			•	US 93142892	A	19931025				
				US 95402376	Α	19950313				
	 			US 95439411	A	19950511				
				US 97792228	Α	19970131		:	•	
	US 5811837	Α	19980922	US 89351758	Α	19890515	199845			
				US 92924695	Α	19920731				,
				US 93142892	Α	19931025				
				US 95402376	Α	19950313				
			•	US 95437872	Α	19950509				
	KR 9514502	B1	19951202	KR 895609	Α	19890428	199903			
				KR 9411608	Α	19940525		•		
				KR 9521244	Α	19950714				
	KR 9601506	B1	19960131	KR 895609	. A	19890428	199908			

	US 5591990	A	19970107	US 89351758	Α	19890515	199708			
	00 00 11 11 1	••	2227020.	US 92924695	A	19920731				
				US 93142892	Α	19931025				
		-	• .	US 95402376	A	19950313				
				US 95461409	Α	19950605				
	US 5341012	<b>B</b> 1	19970204	US 89351758	A	19890515	199711			
				US 92923751	· A	19920731				
	US 5616936	Α	19970401	US 89351758	Α	19890515	199719			
				US 92924695	Α	19920731				
÷				US 93142892	Α	19931025				
				US 95402054	Α	19950310				
	US 5648685	Α .	19970715	US 89351758	A	19890515	199734			
				US 92924695	Α	19920731				
				US 93142892	Α	19931025				
				US 95402376	À	19950313				
				US 95439411	Α	19950511			 -	
	US 5656826	Α	19970812	US 89351758	Α	19890515	199738		-	-
				US 92924695	A	19920731				
				US 93142892	Α	19931025				
				US 95402376	A	19950313				
				US 95412189	Α	19950328				
	US 5677212	Α	19971014	US 89351758	Α	19890515	199747			
				US 92924695	Α	19920731		•		
				US 93142892	A	19931025				
				US 95402376	A	19950313				
				US 95454733	A	19950531			 * -	
	JP 9325368	Α	19971216	JP 88119919	Α		199809			
				JP 9725682	Α	19880517				
÷	JP 9325369	Α	19971216	JP 88119919	Α		199809			
				JP 9725683	Α	19880517				
	JP 9325370	Α	19971216	JP 88119919	Α		199809			
				JP 9725686	Α	19880517				
	JP 9325371	Α	19971216	JP 88119919	. <b>A</b>	19880517	199809			
	•			JP 9725687	Α	19880517				
	JP 9329810	Α	19971222	JP 88119919	A	19880517				
				JP 9725685	Α	19880517				

JI 7/2000

			KR 9411608	Α	19940525		
US 5904511	Α	19990518	US 89351758	Α	19890515	199927	,
			US 92924695	Α	19920731		
			US 93142892	<b>A</b>	19931025		
		•	US 95402376	Α	19950313		
			US 95454733	Α	19950531		
			US 97823130	Α	19970325		
SG 63566	A1	19990330	SG 962894	Α	19890516	199932	2
JP 11237647	Α	19990831	JP 9754888	Α	19880517	199946	N
			JP 98332648	Α	19880517		•
JP 11237643	A	19990831	JP-9754888	$\mathbf{A}$	19880517	199946	N
1. 1			JP 98332647	· · A ·	19880517		

Priority Applications (No Type Date): JP 88119919 A 19880517; JP 9725682 A 19880517; JP 9725683 A 19880517; JP 9725686 A 19880517; JP 9725687 A 19880517; JP 9725685 A 19880517; JP 9754889 A 19880517; JP 9754888 A 19880517; JP 9770278 A 19880517; JP 9725681 A 19880517; JP 9725684 A 19880517; JP 98332647 A 19880517; JP 98332648 A 19880517

Cited Patents: Jnl.Ref; A3...9036; EP 239958; GB 2070857; No-SR.Pub; 00 3Jnl.Re

#### Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

EP 342925 A E 1

Designated States (Regional): FR GB NL

US 5250931 A 36 G09G-003/20

US 5274279 - A - 24 H03K-019/094 Div ex application US 89351758

US 5341012 A 25 H01L-027/01 Div ex application US 89351758

Div ex patent US 5250931

EP 342925 B1 E 32 G02F-001/133

Designated States (Regional): DE FR GB NL

DE 68920200 E G02F-001/133 Based on patent EP 342925

KR 9504739 B1 G02F-001/136 Div ex application KR 895609

US 5583347 A 27 H01L-029/786 Div ex application US 89351758

Cont of application US 92924695

Cont of application US 93142892

Div ex patent US 5250931

	· ·		•	c	
			•		
	US 5591990	Α	28 H01L-027/13	Div ex application US 89351758	
		•		Cont of application US 92924695	
				Cont of application US 93142892	
				Cont of application US 95402376	•
			•	Div ex patent US 5250931	
	US 5341012	B1	2 H01L-027/01	Div ex application US 89351758	
				Div ex patent US 5250931	
* .	US 5616936	Α	27 H01L-027/13	Div ex application US 89351758	
				Cont of application US 92924695	•
				Cont of application US 93142892	
				Div ex patent US 5250931	
	US 5648685	A	26 H01L-029/41	Div ex application US 89351758	
				Cont of application US 92924695	
				Cont of application US 93142892	
				Cont of application US 95402376	
				Div ex patent US 5250931	-
	US 5656826	A	27 H01L-029/786	Div ex application US 89351758	
				Cont of application US 92924695	
				Cont of application US 93142892	
				Cont of application US 95402376	
				Div ex patent US 5250931	
				Cont of patent US 5583347	
	US 5677212	Α	26 H01L-021/336	Div ex application US 89351758	
				Cont of application US 92924695	
				Cont of application US 93142892	
				Cont of application US 95402376	<del>_</del>
				Div ex patent US 5250931	•
				Cont of patent US 5583347	
	JP 9325368	Α	18 G02F-001/136	Div ex application JP 88119919	•
	JP 9325369	Α	20 G02F-001/136	Div ex application JP 88119919	
	JP 9325370	Α	19 G02F-001/136	Div ex application JP 88119919	
	JP 9325371	Α	18 G02F-001/136	Div ex application JP 88119919	
	JP 9329810	Α	19 G02F-001/136	Div ex application JP 88119919	
	JP 9329811	Α	18 G02F-001/136	Div ex application JP 9725687	
	US 5714771	Α	28 H01L-029/786	Div ex application US 89351758	
				Cont of application US 92924695	

			•			
				Cont of application US 02142802	,	
				Cont of application US 93142892		
				Cont of application US 95402376		
				Div ex patent US 5250931		
			10 000T 001 H26	Cont of patent US 5583347		
	JP 10010584	Α		Div ex application JP 9725686		
•	JP 10026776	Α		Div ex application JP 9754889		
	JP 10039337	Α		Div ex application JP 88119919		
	JP 10039338	Α		Div ex application JP 88119919		
	US 5754158	Α	G09G-003/36	Div ex application US 89351758		
				Cont of application US 92924695		
				Cont of application US 93142892		
				Cont of application US 95402376		
				Cont of application US 95462275		
				Div ex patent US 5250931		
		,		Cont of patent US 5583347		
	US 5780872	Α	H01L-029/786	Div ex application US 89351758		
				Cont of application US 92924695	·	
				Cont of application US 93142892		
				Cont of application US 95402376		
				Cont of application US 95439411		
				Div ex patent US 5250931		
				Cont of patent US 5583347		
				Cont of patent US 5648685		
	US 5811837	Α	H01L-029/786	Div ex application US 89351758		
				Cont of application US 92924695		
				Cont of application US 93142892	- · · · · · · · · · · · · · · · · · · ·	
			·	Cont of application US 95402376	·	
				Div ex patent US 5250931		
				Cont of patent US 5583347		
	KR 9514502	B1	G02F-001/133	Div ex application KR 895609		
	KK 9514502	Dī	0021 001,100	Div ex application KR 9411608	٠	
	VD 0601506	В1	G02F-001/136	Div ex application KR 895609	•	
	KR 9601506		H01L-021/336	Div ex application US 89351758		
	US 5904511	Α	HUIL-021/330	Cont of application US 92924695		
			•	77		
				Cont of application US 93142892	•	
				Cont of application US 95402376	•	

Div ex application US 95454733 Div ex patent US 5250931 Cont of patent US 5583347 Div ex patent US 5677212

JP 11237647 A 18 G02F-001/136 Div ex application JP 9754888

JP 11237643 A 18 G02F-001/1345 Div ex application JP 9754888

KR 9409074 B1 G02F-001/133

KR 9410107 B1 G02F-001/133

SG 63566 A1 H01L-027/12

Abstract (Basic): EP 342925 A

A liquid crystal display having an active matrix panel consisting of a picture element matrix (22) mounted on a transparent substrate also includes multiple gate lines (24), multiple source lines (26) and multiple picture elements (33) including a thin film transistor. A gate line drive circuit (21) and a source line drive circuit (12) each comprise multiple thin film transistors all mounted on the transparent substrate. The thin film transistors of the picture element matrix have a similar cross sectional structure to certain of the thin film transistors of the one of the gate line drive circuit and the source line drive circuit.

ADVANTAGE - Small and lightweight electronic viewfinder has extremely high resolution with a colour filter and low power consumption. Increased CRT flexibility.

Dwg.1/19

Title Terms: ACTIVE; MATRIX; CCD; PANEL; CRT; DRIVE; CIRCUIT; COMMON; SUBSTRATE; PICTURE; ELEMENT; SINGLE; THIN; FILM; TRANSISTOR

Derwent Class: L03; P81; P85; U12; U14

International Patent Class (Main): G02F-001/133; G02F-001/1345;

G02F-001/136; G09G-003/20; G09G-003/36; H01L-021/336; H01L-027/01;

H01L-027/12; H01L-027/13; H01L-029/41; H01L-029/786; H03K-019/094

International Patent Class (Additional): G02F-001/13; G02F-001/137;

G09F-009/00; G09F-009/30; G09F-009/33; G09G-005/00; H01L-021/84;

H01L-023/528; H01L-023/535; H01L-027/02; H01L-029/78; H01L-031/0392;

H03K-017/84

File Segment: CPI; EPI; EngPI

# 訂正有り

# ⑩ 日本 國 特 許 庁 (JP)

# 10 特許出願公開

# 回公關特許公報(A) 平1-289917

⑤Int.Cl.⁴	識別記号	庁内整理番号	@公開	平成1年(198	39)11月21日
G 02 F 1/133 G 09 F 9/30	3 2 7 -3 3 8	7370—2H 7335—5C		٠	
H 01 L 27/12 29/78	3 1 1	A-7514-5F A-8624-5F審査請求	未請求	請求項の数 5	(全 21 頁)

Q発明の名称 アクテイプマトリクスパネル

**命**特 顧 昭63-119919

20出 願 昭63(1988) 5月17日

**伽発 明 者 三 澤 利 之 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式** 

会社内

**砲発 明 者 大 島 弘 之 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式** 

会社内

の出 願 人 セイコーエブソン株式 東京都新宿区西新宿2丁目4番1号

会社

砲代 理 人 弁理士 上柳 雅蕾 外1名

明 綑 睿

## 1. 発明の名称

アクティブマトリクスパネル

## 2. 特許請求の範囲

(1) 複数のゲート線、複数のソース線及び溶膜トランジスタを備えた國家マトリクスが形成された第一の透明基板と該第一の透明基板に対向配置された第二の透明基板と該第一及び第二の透明基板間に介徴された液晶より成るアクティブマトリクスパネルにおいて、

該第一の遵明基板上に、シリコン薄膜による相補形類膜トランジスタより成るゲート線ドライバー回路及びシリコン薄膜による相補形薄膜トランジスタより成るソース線ドライバー回路の少なくとも一方を具備し、前記圏ポマトリクスを繰成する薄膜トランジスタは、前記ゲート線ドライバー回路の至ソース線ドライバー回路を構成するP形

ちの一方と同一の断面構造を有することを特徴と するアクティブマトリクスパネル。

- (2) 前記ゲート線ドライバー回路及び前記ソース線ドライバー回路は相談形容膜トランジスタによるスタティックシフトレジスタを含むことを特徴とする譲求項1記載のアクティブマトリクスパ
- (3) 前記ゲート線ドライバー回路及びソース線ドライバー回路はP形及びN形の窓膜トランジスタより成り、前記P形薄頭トランジスタはソース 個域及びドレイン 領域にアクセプタ不鈍物を含み、前記N形容頭トランジスタはソース 領域及びドレイン領域にアクセプタ不純物と該アクセプタ 不純物よりも高温度のドナー不純物を含むことを特徴とする論求項1又は論求項2記録のアクティブマトリクスパネル。
- (4) 前記ゲート総ドライバー回路及びソース線ドライバー回路はP形及びN形の静臓トランジスタより成り、前記N形薄膜トランジスタはソース領域及びドレイン領域にドナー不純物を含み、前

記P形薄膜トランジスタはソース側域及びドレイン側域にドナー不純物と数ドナー不純物よりも高 濃度のアクセプタ不純物を含むことを特徴とする 譲求項1又は譲求項2記録のアクティブマトリク スパネル。

(5) 前記ゲート線ドライバー回路及びソース線ドライバー回路を撥成するP形及びN形の薄照トランジスタのゲート長は前記図彙マトリクスを構成する薄膜トランジスタのゲート長よりも短かく形成されたことを特徴とする箭塊項1又は静泉項2記載のアクティブマトリクスパネル。

#### 3. 発明の詳細な説明

#### 「産機上の利用分野」

本発明は、 薄頭トランジスタを用いて形成され たアクティブマトリクスパネルに関する。

#### 【従来の技術】

従来のアクティブマトリクス被晶パネルは、文 献「エスアイディー83ダイジェスト156頁~ 157頁、B/WアンドカラーLCビデオディス

3

### の機な課題があった。

## (1) 高額細化が妨げられていた

従来は、第19図に示す様にフレキシブル基板 3と、アクティブマトリクスパネル1のソース線 又はゲート緒とがパッド5において接続されており、突装技術上接続可能なパッド間隔によって画 素ピッチが制限されていた。このため、従来、1 00 μ 田以下の画雲ピッチを有するアクティブマ トリクスパネルを遠離することは大変困難であり 高箱細化が妨げられていた。

### (2) 袋示装留の小形化が妨げられていた

プレイズアドレストバイポリシリコンティーエフ ティーズ」(モロズミ他)に示される機に強腱ト ランジスタを用いた画案マトリクスが説明基版上 に形成されたものであり、ゲート級ドライバー回 路及びソース様ドライバー回路は単結晶シリコン によるMOS換積回路で形成され第19図に示す 楔に前紀アクティブマトリクスパネルに外付けさ れていた。第19図において、1はアクティブマ トリクスパネルであり、該アクティブマトリクス パネル1は国家マトリクス2を備えている。3は フレキシブル基板であり、単結晶シリコンによる ドライバー築寮回路4が搭録されている。アクテ ィブマトリクスパネル1とフレキシブル盛板3と はパッド5において接続されている。 奥袋蒸板6 は、ドライバー類膜回路4と外部回路とを電気的 に接続するのみならずフレキシブル基板3及びア クティブマトリクスパネル1を機械的に保持して

# 【発明が解決しようとする機圏】

従来のアクティブマトリクスパネルに依ると次

4

## の応用を制限する要因を成していた。

## (3) 製造コストが高かった

表示装置を製造する際、アクティブマトリクスパネル1とフレキシブル基板3とを登録する工程、ドライバー集積回路4とフレキシブル基板3とを接続する工程及び、フレキシブル基板3と実 装基板6とを実装する工程を必要とし製造コスト が高くならざるを得なかった。

#### (4) 僧顕性が低かった

アクティブマトリクスパネル1とフレキシブル 基板3との接続、ドライバー 暴 独 回路 4 とフレキ シブル 基板3 との接続等接続箇所が多くしかもそ れらに応力が加わりやすいため、前記接続箇所に おける接続強度が十分でなく、表示装置全体の信 顔性が低かった。又は、十分な信頼性を確保する ために多大な費用を娶した。

本発明は、以上のごとき顕風を解決し、高額細かつコンパクトで個類性に優れたアクティブマトリクスパネルを安価に提供することを目的とする。また、本発明のアクティブマトリクスパネル

はビデオカメラの電子ビューファインダーや携帯 形VTRのモニター等に応用されることを登図し ている。更に、投写形表示装置のライトバルブと しての便用も窓図している。

## 【認題を解決するための手段】

上述の露題を解決するため、本発明は次に示す 手段を施す。

複数のゲート線、複数のソース級及び溶膜トランジスタを爛えた画素マトリクスが形成された第一の選明基板と該第一の選明基板に対向配置された第二の透明基板と該第一及び第二の透明基板間に介設された液晶より成るアクティブマトリクスパネルにおいて、

該第一の透明基板上に、シリコン薄膜による相補形薄膜トランジスタより成るゲート線ドライバー回路及びシリコン薄膜による相補形薄膜トランジスタより成るソース線ドライバー回路の少なくとも一方を具備し、前記画器マトリクスを構成する溶膜トランジスタは、前記ゲート線ドライバー回路の至ソース線ドライバー回路を検成するP形

7

域にドナー不純物と該ドナー不純物よりも高温度 のアクセプタ不純物を含むことを特徴とするアク ティブマトリクスパネルを提供する。

前記ゲート線ドライバー回路及びソース線ドライバー回路を構成するP形及びN形の海線トランジスタのゲート長は前記囲業マトリクスを構成する薄膜トランジスタのゲート長よりも短かく形成されたことを特徴とするアクティブマトリクスパネルを提供する。

#### (事 施 例)

以下、図面に基づいて本発明の実施例を詳細に説明する。

第1図に本発明の実施例を示す。 同図はシリコン 溶験による相補形金属酸化 膜半導体 構造 (Complementary Metal Oxide Semiconductor:以下、CMOS 構造と略配する。)のソース線ドライバー回路12及びゲート線ドライバー回路21と画家マトリクス22とが同一の透明基板上に形成されたアクティブマトリクスパネル11の報造を示したブロック図である。ソース線ドライバ

潜腹トランジスタ及びN形溶戯トランジスタの一方と同一の断面構造を有することを特徴とするアクティブマトリクスパネルを提供する。

前記ゲート線ドライバー回路及び前記ソース線ドライバー回路は相補形MOS構造のスタティックシフトレジスタを含むことを特徴とするアクティブマトリクスパネルを提供する。

前記ゲート線ドライバー回路及びソース線ドライバー回路はP形及びN形の薄膜トランジスタは り成り、前記P形薄膜トランジスタはソース領域 及びドレイン領域にアクセプタ不純物を含み、前 記N形薄膜トランジスタはソース領域及びドレイ ン領域にアクセプタ不純物と該アクセプタ不純物 よりも高適度のドナー不純物を含むことを特徴と するアクティブマトリクスパネルを提供する。

前記ゲート梯ドライバー回路及びソース線ドライバー回路はP形及びN形の薄膜トランジスタより成り、前記N形薄膜トランジスタはソース領域及びドレイン領域にドナー不統物を含み、前記P形薄膜トランジスタはソース領域及びドレイン領

8

一回路12はシフトレジスタ13、 輝膜トランジ スタ (Thin Film Transistor:以下、TFTと略 記する。)より成るサンプルホールド回路17、 18、19、及びビデオ信号バス 14、15、1 6 を含み、ゲート線ドライパー回路21はシフト レジスタ20及び必要に応じてパッファー23を 合な。また、菌索マトリクス22は、前記ソース 超ドライバー回路12に接続される複数のソース 組26、27、28、ゲート線ドライバー回路2 1 に接続される複数のゲート線24、25及びソ ース線とゲート線の交点に形成された複数の画家 32、33を含む。該國衆はTFT29及び液晶 セル31を含み、該液晶セル31は画霜電価と対 向電極31と液晶より成る。 尚、前記シフトレジ スタ13及び20はソース線及びゲート線を順次 選択する機能を有する他の回路、例えばカウンタ - 及びデコーダで代用しても登し支えない。ソー ス線ドライバー回路の入力端子34、35、36 には、それぞれ、クロック個号CLX、スタート 個号DX、ビデオ個号Vi、Vs、Vsが入力さ れ、ゲート線ドライバー回路の入力線子37、3 8には、それぞれクロック信号CLY、スタート 信号DYが入力される。

第1図のシフトレジスタ13及びシフトレジス タ20はP形TFT及UN形TFTより成る相補 形TFTによるスタテック形又はダイナミック形 回路、もしくは片極性TFTによるダイナミック 形又はスタティック形回路にて栂成され得る。こ れらのうち、TFTのデバイス性能を考慮する と、相補形TFTによるスタティック形回路が最 適である。この運由は以下の様に説明される。一 般に、アクティブマトリクスパネルに使用される TFTは絶縁基板トに多結品又は非品質のシリコ ン薄膜で形成されるため、単結晶シリコンによる 金属酸化膜半導体電界効果トランジスタ(以下、 MOSFETと略記する。) に比較して、そのオ ン電流は小さくそのオフ電流は大きい。この理由 は、シリコン薄膜中に存在するトラップ密度が単 結晶シリコン中のそれに比べてはるかに高いため キャリア移動度が小さくなること及び逆パイアス

1 1

OとN形TFT51、52とから成り、N形TF T52のゲートにクロック信号CLが、P形TF T49のゲートに反転クロック信号でしが入力さ れる。同様に、クロックドインバータ44及び4 **5は、P形TFT53、54とN形TFT55、** 56とから成り、N形TFT56のゲートに反転 クロック信号CLが、P形TFT53のゲートに クロック倡号 CTLが入力される。第2國(a)に おいて、クロックドインパータ43、46の代わ りに第2図(e)に示すインパータ57とN形T FT58及びP形TFT59より成るアナログス イッチとで構成された回路を使用し、クロックド インパータ44、45の代わりに第2図(ま)に 示すインパータ60とN形TFT61及びP形T FT62より成るアナログスイッチとで換碇され た回路を使用しても差し支えない。

上遊したごとく、アクティブマトリクスパネルにおいてドライバー回路をCMOS協適のTFT で構成することは大変有益である。しかし、従来 技術を単にTFTに適用することによって符られ されたPN扱合においてキャリアの再結合が頻繁に起こることによる。この様な下FTのデバイス上の特徴に鑑み、以下の理由によって本発明は相補形下FTによるスタティックシフトレジスタを提用する。

- (1) TFTはオフ環流が大きいため、TFTによって構成されたダイナミック回路は動作電圧顧 囲、動作周波数範囲並びに動作温度範囲が狭い。
- (2) アクティブマトリクス型液晶パネルの低消費電力性を生かすためドライバー回路は低消費電力の C M O S 排造で形成される必要がある。
- (3) 片極性MOSダイナミックシフトレジスタ に比べて、要求されるオン電流値が小さくて済

第2図(a)に、第1図のシフトレジスタ13 及び20の回路構造例を示す。第2図(a)において、インパータ41及び42は第2図(b)に示す様にP形TFT47とN形TFT48とから成る。また、クロックドインパータ43及び46は、第2図(c)に示す様にP形TFT49、5

1 2

る相補形TFT集積回路は以下の様な欠点を有している。

- (1) P形TFTとN形TFTの双方を同一基板上に集積化する製造方法が複雑となり製造コストが高くなる。
- (2) 相補形TFT築徹回路を徹成するための選 要な要素である特性の揃ったP形TFTとN形T FTを形成することが困難である。
- (3) P形TFT及びN形TFTがドライバー回路を実現するに足る駆動能力を備えていない。

本 発明は、 製造方法、 デバイス 報道、 デバイス 寸法、 材料等に工夫を加えることによって上記の 問題点を克服している。 以下、 順を追ってそれら を説明する。

第3図(a)に第1図のソース線ドライバー回路12及びゲート線ドライバー回路21を椴成する相補形TFTの断面樹造の一例を、第3図(b)に第1図の図索マトリクス22を椴成するTFT及び幽索の断面栂造の一例を示す。第3図(a)において、71はガラス、石英基板等の絶

級基板であり、その上にP形TFT99及びN形・ TPT100が形成されている。73、76はチ ヤネル領域となるシリコン溶膜、72、74、7 5、 77はソース領域又はドレイン領域となるシ リコン薄酸であり、72、74はP形に不純物ド ープされており、75、77はN形に不純物ドー プされている。 78、 79 は SiO : 、シリコン ナイトライド等によるゲート絶縁膜、80、81 **仕多結晶シリコン、金属、金属シリサイド等によ** るゲート電極、82はSiO。等による層間絶縁 膣、83は金閣等による配線層、84はSiO: 等による絶縁眩、85はパシベーション腹であ る。一方、國累マトリクスの断面構造を示した第 3図(b)において、86は同図(a)の71と 同一の絶級基板であり、その上に画索TFT10 1と170 (インジウム・ティン・オキサイド) 等の選明導電路から成る画案電極94とが形成さ れている。87、88、89は第3図(a)の7 2、 73、 74、 75、 76、 77と 同一のシリ コン海顧園で形成されており、88はチャネル領

1 5

り成る配線層93にて形成され、画器電極94の みが I T O 等の強明導質腹層で形成される。 前記 配換圏 (93) をアルミニウム又はアルミシリサ イドで、前記説明導電膜層(94)をITOで形 成する場合、それら二つの層の間に層間絶縁膜を 設けない構造とすれば同一の工程にて関口された スルーホール(102、103)をそれぞれ異な る二つの題(93、94)とシリコン薄膜圏(8 7、89)との接続用に使用することが可能とな り製造工程が簡略化される。ここで、アルミニウ ムとITOは異なるエッチング液にて加工され、 しかもITOはアルミニウムのエッチング液にて 浸されないという性質を利用しITOをアルミニ アムよりも前の工程にて成腹しバターン形成す る。第3図(b) において、絶縁膜95は液晶9 6に直流電圧が印加されるのを防ぐためのキャバ シタでありその容量値は画案容量の値に比して十 分に小さくなくてはならず、従ってその庭邸は一 定値(倒えば、3000A程度)以下でなくては ならない。一方、耐湿性を磁像するため、第3図 域、87及び89はソース領域又はドレイン領域 を成す。領域87及び89はP形又はN形に不純 物ドープされており、それらの領域に含まれる不 純物の構成は領域72及び74又は領域75及び 77に含まれる不純物の構成と同一である。90 は78、79と同一の圏より成るゲート絶録酸、 91は80、81と同一の層より成るゲート電 甑、92は82と同一の胞より成る層間絶盤腹、 93は83と同一の層より成る配慮層、95比8 4と同一の層より成る絶縁瞭、96は被晶、97 は透明導電膜層を含む対向電額、98は透明基板 である。ここで、ドライバー回路を構成するTF T99、100と画素TFT101とは、ソー ス・ドレイン領域、チャネル領域、ゲート絶数 腹、ゲート電極、層間絶縁聴はそれぞれ層一の運 膜層で形成されている。また、ソース線ドライバ ー回路並びにゲート線ドライバー回路におけるT FT間の接続は例えばアルミニウム等の金駆によ るシート抵抗の低い配線層83を介して成され、 画案マトリクス内のソース線は83と同一の層よ

16

(a) に示す様にドライバー回路部を一定値(例えば1μm程度)以上の腹厚を有するパシペーション腺85にて被う必要がある。パシベーシン腺85は、アクティブマトリクス基板全面に成態した後ドライバー部を残して除去するという方法で形成するのが最も有効であり、このため、前記パシペーション腹85は、絶線膜84、95を没さないエッチング液にて加工される材料、例えばポリイミド等、で機成される。

ることによって相補形TFT築根回路が実現される。

第4図(a)~(d)に、本発明のアクティブ マトリクスパネルの製造工程の主要部の一例を示 す。まず第4回(a)の機に、透明な絶録基版1 10上にシリコン海脇を堆積させた後、所選のパ ターンを形成して、 P形TFTのチャネル領域 1 11及びN形TFTのチャネル領域112、11. 3を形成する。その後、熱酸化法や気相成長法を 用いてゲート絶録腺114、115、116を形 成し、更にゲート電極117、118、119を 形成する。次に、第4図(b)の様に、イオン打 ち込み法を用いてポロンなどのアクセプタ不純物 120を全面に打ち込む。打ち込まれたアクセブ タ不純物は後の熱処理で活性化してアクセプタと なりP形半導体を形成する。これにより、P形T FTのソース・ドレイン領域121、122が形 成される。この際、N形TFTのソース・ドレイ ン領域となるべき領域123、124、125、 126にもアクセプタが添加される。次に、第4

1 9

ももちろん可能である。この様にして得られた下 FTにおいて、P形TFTはソース・ドレイン領域にアクセプタ不純物を含み、N形TFTはソース・ドレイン領域にアクセプタ不純物と該アクセプタ不純物とはアクセプタ不純物と含む。

上記製造工程において、第4図(b)のアクセプタ不純物120をドナー不純物120に、同図(c)のドナー不純物127をアクセプタ不純物127に超き換えることによって、同図(d)にN形TFT132及びP形TFT133、134が得られる。この様にして得られたN形TFTはソース・ドレイン領域にドナー不純物を含み、P形TFTはソース・ドレイン領域にドナー不純物を含み、P形TFTはソース・ドレイン領域にドナー不純物を含み、P形でTFTはソース・ドレイン領域にアクセプタ不純物を含む。

上述の製造方法によれば、片極性TFT築科回路の製造工程に対し、第4図(c)のマスクバターン128の形成に要する1回のホト工程を追加するだけで相機形TFT築根回路が形成される。

2 1

図(c)の掛に、P形TFTを、例えばホトレジ スト128等のマスク杖で被覆して、リン又はヒ **霧等のドナー不純物127を前記アクセプタ不純** 物120より高温度に打ち込む。打ち込まれたド ナー不純物は後の餡処理で活性化してドナーとな る。仮に、前記イオン打ち込みされたアクセプタ 不納物の過度が1×10 1cm で、ドナー不納物 の適度が3×10'"cm"であれば、領域12 3 . 1 2 4 . 1 2 5 . 1 2 6 # 2 × 1 0 1 c m - s に対応するドナーのみが含まれるのとほぼ終価と なる。以上でN形TFTのソース・ドレイン領域 123、124、125、126が形成される。 次に、第4図(d)の様に、前記マスク材128 を除去した後、層間絶線膜129を堆積させ、ス ルーホールを開口し、選明導電腹による菌素電極 131を形成し、金属等による配線130を形成 する。以上でドライバー回路部のP形TFT13 2、 N 形 T F T 1 3 3、 画 素 マ ト リ ク ス 部 の 画 素 TFTを成すN形TFT134が完成する。尚、 画器マトリクス部のTFTをP形に形成すること

2 0

次に、相額形築設回路を撥成するために必要な特性の揃ったP形TFT及びN形TFTを実現する手段について述べる。従来、II - VI 族化合物半駆体を用いたTFTが古くから知られている。しかし、次の二つの理由、

(1) 化合物半導体では、P形、N形双方の導電 形を制御し実現することが事実上不可能である。

(2) 化合物半導体と絶縁腱との界面の飼御が極

•	•	•																				
ŧ	t	£	7	τ	•	化	合	物	半	Ħ	体	を	用	ķ١	τ	相	橧	形	T	F	T	を
3	契	理	ţ	ろ	z	٤	仕	出	杂	な	ķ٦	•	従	2	τ	•	本	兜	明	で	は	シ
:	'n	3	ン	霉	鸱	ĸ	τ	ソ	_	ス	•	k	V	1	ン	俶	域	及	<b>U</b>	チ	+	未
j	ı	儭	域	を	形	成	ţ	3	•	シ	ij	=	y	蓹	廮	စ	ゥ	5		非	晶	質
:	į	IJ	2	ン	鹴	膜	及	Œ	多	結	晶	シ	ij	2	ン	海	踑	łC.	っ	W	Ť	
	_	~~		_		_	_				_		_		_	-		_	•	_	_	

めて困難であり、MOS樽遺が変現されていな

伝導形別にそのキャリア移動度を第1表に示す。 同表より、TFTを構成する際、P形、N形双方で特性を揃えやすいこと及びTFTの電流供給能力を大きく出来ることから、相補形TFT集積回路を実現するためには多結晶シリコン薄膜が最適

であると言える。

2 3

イン間電流 I。』の相対値である。同図からわかる様にTFTはオン・オフ比が低いため、第 I 図における画家マトリクス用TFT 2 9 とドライバー回路 1 2 及び 2 1 を構成するTFTのそれぞれを最適な常子寸法に形成しなくてはならない。例えば、NTSC信号を表示することを選図した場合、 画案マトリクス用TPTは、使用温度範囲内において次式を満足しなくてはならない。

0. 1 · C : 
$$R_{orri} \gtrsim \frac{1}{6.0}$$
 (sec) ···· (1)

5 : C : Row i ≤ 1 O (μ s Θ c) ··(2) ここで、C : は一国家の全国器容疑、Row 、 RorriはそれぞれTFTのオン抵抗、オフ抵抗である。式(1) は任意の国家における保持条件であり、これが満足されれば審き込まれた電荷の9 O %以上が1フィールドに亘って保持される。また、式(2) は任意の国家における審き込み条件であり、これが満足されれば所急の表示信号の9 9 %以上が国際に審き込まれる。一方、ドライバー回路を構成するTFTは、使用温度範囲内にお

	キャリア移動! (cm */V·sec)					
	N 形	P 形				
非品質シリコン	0.1 ~ 1	10-4~10-				
多結晶シリコン	5 ~ 50	5 ~ 50				

第1旁

2 4

いて次式を満足しなくてはならない。

k・(C = Rons + C = Rons )  $\le \frac{1}{2t}$  (3) ここで、C = 、C = はそれぞれ図 2 (a) における
る筋点 1 4 2、1 4 3 に付加する容徴、Rons 、
Rons はクロックドインバータ 4 3、インバータ
4 1 の出力抵抗、f はシフトレジスタのクロック
周波数、k は定数である。(k の値は、経験的に
言って、1・0~2・0程度である。)出 埋 人の
実現及びシミュリーションによると、例えばクロック
別波数 f = 2 M H z 程度のシフトレジスタを
実現するためには、ドライバー回路を形成する T
F T の Rons 及び Rons は 画家 T F T の Rons の
1 以下でなくてはならない。この様な低出力

10 抵抗を実現するため、本発明は、耐圧が許す限度 内においてドライバー回路を構成するTFTのゲート長を抵力短かく形成する。また、第1図におけるサンプルホールド回路17、18、19を形成する下下は、シフトレジスタ13を形成する TFTよりも低耐圧でよいため酸シフトレジスタ13を形成するTFTよりもゲート 長を更に短かく形成する。第6図にゲート長しの定題を、第2表に本発明に採用する各部のTFTのゲート長の一例を示す。第6図において、142はゲート電額、143はチャネル領域を形成するシリコン認識であり、144がゲート長を145がゲート倒を示す。

第2会

	ゲート長	<b>L (μm)</b>
	P形TFT	N形TFT
画家マトリクス用 TFT		20.0
シフトレジスタ用 TFT	4.0	5.5
サンプルホールド 回路用TFT		4.5

P形TFT及びN形TFTの電流供給能力を高めるため、チャネル領域を形成するシリコン溶膜

2 7

Xx \*\*\*\*\* のいずれの値よりも小さく構成する。第7回に、空乏圏が形成されたTPTの断面構造を示す。同盟において、146は絶級基板、147はチャネル領域を成すシリコン薄膜、150はゲート絶機膜、151はゲート電極であり、 X \*\*\*\*、 X は、それぞれ、シリコン薄膜の膜厚、シリコン薄膜変面に形成された空乏圏の幅を示している。

以上に遠べたそれぞれの手段、即ち、

- (1) ドライバー回路の回路形式を相≅形TFT によるスタティック形のものとすること。
- (2)相補形TFT築積回路の製造方法及び構造 に工夫を加えること。
- (3) P形及びN形TFTの特性を揃えること、
- (4) TFTの負荷駆動能力を高めること。

によって、アクティブマトリクスパネルにドライ バー回路を内蔵するための基本となる技術が確立 される。

次に、上述の基本技術の上に立って、本発明を

 $X_{N \text{ max}} = (2 \text{ s} \cdot 2 \phi_{PN}) + (q \cdot N_A)^{-1}$ ....(5)

28

更に有効なものとするためのいくつかの手段につ いて説明する。

まず、一番目に、本発明で使用する、アクティ ブマトリクスパネル内のパターンレイアウト上の 工夫について述べる。第8図は、各機能プロック のレイアウトを説明するための、アクティブマト リクスパネルの平面図である。画像が正像として 形成される機にアクティブマトリクスパネル16 0を見て、天及び(又は)地の方向の周辺部にソ 一ス級ドライバー回路161(162)を形成 し、該ソース線ドライバー回路内で周辺から中心 に向かって躓にシフトレジスタ163、パッファ - 1 6 4 、ピヂオ 個号パス 1 6 5 、サンプルホー ルド回路166を配置する。また、左及び(又 は)右方向の周辺郎にはゲート線ドライバー回路 167(170)を形成し、酸ゲート線ドライバ 一内で周辺から中心向かって關にシフトレジスタ 168、パッファー169を配置する。前記ソー ス線ドライバー回路161(162)及びゲート 娘ドライバー回路167(170)に接する様に

また、前記ソース級ドライバー回路及び(又は)かート歳ドライバー回路内において、画像られ、画像られ、画像られ、関係など、大には画像のでは、一切では、なりではないがある。第9図において、181~1830である。第8図の様なレイアウトは、の最大は、18回線をである。第9図は、より一層なイバー回路のである。第9図は、より一層なイバーの路のは、より一層では、より一層である。第9図は、ドラーのなスペーラのである。第回のバターンレイアウトのである。同図において、184、18

3 1

に相補形 T F T によるインバータを形成する例である。同図において、201、202はソース部のコンタクト形成用のスルーホール、203はゲート電極である。まず、第10図(a)の様に、208を境界として一つのシリコン溶腹の島に P 形領域204とN 形領域205とを設ける。次に、第10図(b)の様に、スルーホール206によってドレイン部のコンタクトを形成し、配線207によってインバータの出力を取り出す。

本発明を更に有効にするとのこのに対して、 なは、 なは、 はは、 はは、 はは、 はは、 ないでは、 ないでは 5 はそれぞれ正電源用配線、負電源用配線、18 6~191はP形TFTのソース・ドレイン及び チャネル部を成すシリコン薄膜、192~195 はN形TFTのソース・ドレイン及びチャネル部 を成すシリコン海膜であり、破線で囲まれた領域 196、197、198にドライバー回路の単位 セルが形成される。各TFTの繋子分離は、同穏 性、異氮性にかかわらず、シリコン溶膜を島状に エッチングすることによって成されるため、例え は、N形TFT用シリコン薄膜の路192とP形 TFT用シリコン薄膜の島187との距離 aと、 P形TFT用シリコン幇頭の二つの島187と1 88との距離りとを略等しくすることが可能とな る。本発明は、この性質を積極的に利用し、P形 TFT用の島とN形TFTの島とを互いちがいに 配置することによって、単位セルが繰り返される 方向の集積度を高めている。

本発明は、更に象積度を高めるために、次の様な手段を併用する。第10図(a)、(b)は、正電源用配線199と負電源用配線200との間

3 2

状のノイズが重量される結果、アクティブマトリ クスパネルの画面にライン状の表示ムラが生ず る。本発明は、第11図(a)に示す様に、CL 用配線とCL用配線をツイスト配置することによ って上述のクロックノイズを低複させる。第11 図(a)はソース線ドライバー回路を示してお り、210~213はシフトレジスタの単位セ ル、214、215はサンプルホールド回路、2 16は画案マトリクス、217はビデオ僧母バス である。218、219はそれぞれCL配線 CL 配線であって、配線の略中央においてツイストさ れている。この様にすることによって、CL配線 及びビデオ信号パス間の平均距離と、 CL配線及 びビデオ僧号パス間の平均距離とが略等しくな り、その結果、CL配線とピデオ個号バスとの間 に付加する浮遊容徴(Csi+Csa)と、CL配線 とビデオ信号バスとの間に付加する浮遊客型 (C \*\*+ C \*4) とが暗等しくなる。また、CLと CLとは第11図(b)に示される根に、一方の 立ち上がりタイミングと他方の立ち下がりタイミ ングが略一致する。以上の結果として、ビデオ信号に登録されるクロックノイズは大幅に経滅され、画面上にはされいな表示が得られる。 尚、 C しと C L とのツイスト回数は複数でも戀し支えない。

本発明を更に有効にする工夫の三番目は、サンプルホールド回路に対して直列に付加される抵抗の均一化に関するものである。第12回に、第1 図の一部を示す。第12回において、230はソースをデライバー回路に含まれるシフトレジスタ、231~233はピデオ個号バス、234~236はサンプルホールド回路、240は画量マトリクスである。3本のビデオ個号バス231~236は、例えば3原色赤(R)、緑(G)、緑(B)に相当する画像個号が伝送され、後3本のビデオ個号バスには、低低抗が要求が使用される。世デオ個号バスには、低低抗が要求が使用される。一方、経済的観点からみて最も有効と考えられる第3回(a)、(b)の構造を採用する場

3 5

駆動するのに十分とは含えない。この動作速度の 遅さを補うため、本発明は第13図(a)に例示 する回路構造と同図(b)に例示する駆動方法を 用いる。第13図(a)において、250はソー ス線ドライバー国路に含まれる第1のシフトレ ジスタであり、スタート信号DXとクロックCL × 1 及び C L × 1 が与えられ、出力信号 2 5 2. 254、・・・ を出力する。また、251はソース 線駆動回路に含まれる第2のシフトレジスタであ り、スタート催号DXとクロックCL×2及び CL×2が与えられ、出力信辱253、255, ··を出力する。265はビデオ倡号Vが与えられ るビデオ信号パス、256~259はサンブルホ ールド回路、261~264はソース線、260 は画器マトリクスである。前配ソース雄ドライバ ー回路に入力される信号 V、 D X、 C L × 1、 CL×1、CL×2、CL×2及びシフトレジス タ250、251より出力される信号252~2 55を第13図(b)に示す。第13図(a)の ソース雄ドライバー回路は2系列のシフトレジス

本発明を更に有効にする工夫の四番目は、TFTによるドライバー回路の動作速度の選さを扱う 駆動方法に関するものである。第5図に示される 様にTFTの性能は単結最シリコンMOSPET の性能に比して劣るため、TFTよるシフトレジ スタの動作速度はアクティブマトリクスパネルを

3 6

タ250、251を具備しており、シフトレジ スタ250、251はそれぞれ略90°位相の (CL×2) で駆動される。ソース線ドライバー 回路がN系列のシフトレジスタを具備する場合、 各シフトレジスタは略 $\frac{180}{N}$ だけ位相のずれたN 系紋のクロックとその反転クロックで駆動され る。CL×1及びCL×2の周波数をまとすれ ば、出力信号252~255は10時間間隔で 顕次出力され、それぞれのエッジ266~269 でビデオ信号Vをサンプリングし、ソース線26 1~264にホールドする. この結果、 周波数 t のクロックで駆動されるシフトレジスタを用いて 周波数4tのサンプリングを実現することが可能 となり、TFTによるシフトレジスタの動作選度 の運さを補う有効な手段となる。前記ソース線ド ライバー国路が N 系列のシフトレジスタを具備す る場合、周波数1のクロックで駆励されるシフト

クスパネルの鹃口率を極めて高くすることが可能 となる。

本発明を受に有効にする工夫の最優は、ドライ パー回路を内職したアクティブマトリクスパネル の実装に関するものである。第16図(a)、 (b) にその具体例を示す。同図(a) は断面撥 造を示す図であり、330はTFTによる画案マ トリクスとドライバー回路とが形成された選明基 板、331は対向電極が形成された透明基板、3 34はシール材、333は封入された液晶、33 5 は奥装基板、340は奥装基板335の閉口 部、338は金、アルミ等の金属によるワイヤ、 339は保護部材である。 突發基板 335 におい て、透明蓄板330が配置される部分に凹部33 6を設けることは、ワイヤ338による接続強度 を磁限するうえて大変有効である。また、実装基 板の一部又は全部に遮光部材337を設け、避明 蒸板331又は逸明薔板330に画素マトリクス 部の周囲を取り囲む様な形状に辞状に遮光部材3 32を設けることは、アクティブマトリクスパネ

4 3

スの周辺に相綱形TFTによるドライバー回路を **剱役化する技術が確立され、小形、高精細、低消** 愛電力でありかつ信頼性の高いアクティブマトリ クスパネルを安価に得られるようになった網界、 第17図に例示する様な構造のEVFが実現可能 となっている。第17選において、350は撮像 義證、352は記録装置、351はビデオ信号処 理回路で端子382には複合映像信号が得られ る。353がEVFであり、鞍EVF353はク ロマ回路、周期制御回路、液晶パネル駆動信号形 成回路、電源回路、バックライト駆動回路を含む 駆動回路部354と、バックライト用光源356 と、拡数板357と、個光板358及び360 と、本発明のアクティブマトリクスパネル359 と、レンズ361を具備して成る。以上の機にす ることによって、従来のCRT (Cathode Ray Tube)を用いたEVFになかった次の機な効果が もたらされる。

(1) カラーフィルターを優えたアクティブマトリクスパネルを使用することによって、画楽ピッ

実施例の最後として、本発明の応用例を二つ挙 げて説明する。

応用例の一つは、本発明のアクティブマトリクスパネルを用いて構成される、ビデオカメラ等の電子ビューファインダー(Electric View Finder:以下、EVFと略記する)である。前述した様な多くの工夫を施すことによって、画者マトリク

4 4

チが50μm以下の極めて高精細なカラーEVF が実現される。しかも低消費電力化も促進され

- (2) 極めて小形・含スペースでしかも極めて騒 量なEVFが実現される。
- (3) EVFの形状の自由度が増大し、例えばフ ラットEVFの機な斯新な憩匠が可能になる。
- もう一つの応用例は、本発明のアクティブマト リクスパネルを液晶ライトパルプとして使用した 投写形カラー姿示装置である。

第18回は、該投写型カラー發示議録の平面図である。ハロゲンランプ等の投写光觀370から発した白色光は、放物ミラー371により祭光域の外で、熱線カットされ、可視光のみがダイイクロの終まラー373により、 脅色反射し、容色で変力の ( ) 世色光)を返過する。 反射した 容色変 般 射ミラー374により方向を変え、 容色変 過 最

ライトパルプ378に入射する。

育色反射ダイクロイックミラー373を選過した光は、緑色反射ダイクロイックミラー375に入射し、緑色光(おおむね500 [nm] から600 [nm] の間の波長の光)を反射し、その他の光である赤色光(おおむね600 [nm] 以上の波長の光)を迅過する。反射した緑色光は、緑色変調液品ライトバルブ379に入射する。

緑色反射ダイクロイックミラー375を選過した赤色光は、反射ミラー376、377により方向を変え、赤色変調液晶パルプ380に入射する。

育色光、緑色光、赤色光は、それぞれ、 育、 緑、赤の原色信号で駆動された、本発明のアクティブマトリクスパネルによる液晶ライトバルブ3 78、379、380によって変調された後、ダイクロイックプリズム383によって合成される。ダイクロイックプリズム383は、 宵反射面381と赤反射面382とが互いに 直交するように 僻成されている。 こうして合成されたカラー画

4 7

#### 【発明の効果】

前述の〔認題を解決するための手段〕並びに 〔実施例〕に対応させて本発明の効果を説明する。

まず、本発明を有効なものとする四つの基本技 術がもたらす効果について説明する。

第一に、 國業マトリクス邸と同一の選明基板上 に相補形TFTによるゲート線乃至ソース線のド ライバー回路を築設化することによって以下の効 果がもたらされる。

- (1)外付けドライバー築役回路を突破する際の接紙ピッチによって、パネルの箱細窟が制限されることが無くなる。この結果、本発明を用いることによって、50μm以下の画器ピッチを有する液晶パネルが実現可能となる。
- (2) パネルを突装する実装基板の外形寸法が大 幅に小形化され、本発明の液晶パネルを用いた姿 示装置の小形・薄形・蜒量化が促過される。
- (3) ドライバー築職回路を外付けする工程が不 要となるため、本発明の油島パネルを用いた喪示

像は、投写レンズ384によってスクリリーン上に拡大投写され変示される。以上の機にすることによって、従来のCRTによる投写管を用いた投写形カラー姿示装置に無かった次の機な効果がもたらされる。

- (1) 液晶ライトバルブを、CRTに比してはるかに小形かつ高精細に形成することが出来るため前記投写レンズ384に口径の小さいものを使用することが許される。このため、投写形カラー殺示強健の小形化、経量化、低コスト化が実現される。
- (2)本発明のアクティブマトリクスパネルは高い開口率を有するため、小口径の投写レンズを用いても明るい表示を得ることが出来る。
- (3) CRTによる投写管と異なり、前記ダイクロイックミラー及びダイクロイックプリズムによって赤、緑、青それぞれのライトバルブの光軸を完全に一致させ得るため、三色のレジストレーションが大変良好となる。

以上で本発明の実施例の説明を終える。

48

装置の低コスト化が促進される。

- (4)ドライバー集穣回路の外付けが不要となる ため、本発明の液晶パネルを用いた表示装置の値 額件が向上する。
- (5)相補形TFTによってドライバー回路を形成することによって、液晶パネルが本来持っている低電力性との相乗効果が発揮され、表示装置全体の低電力化が実現される。これは、ビデオカメラのEVFや携帯形画像モニターへの応用を可能とするための数要な要素である。

第二に、相補形TFTを用い、尚且つ、シフトレジスタをスタティック形の回路構成とすることによって、低電力化のみならず動作電圧範囲を広げる効果をもたらす。 TFT の保証を はまち回に示される 様なオフ 電流の高い特性を 有し、 更に、 オフ電流の 温度特性も大きの。このではシフトレジスタをスタティック 形相成とすることによって 補われ、 動作電圧範囲 及び動作周波数範囲が拡大される。

第三に、相補形TFTの翻證において、第1の

極性のTFTのソース・ドレイン領域に第1の極性の不純物を含み、第2の極性のTFTのソース・ドレイン領域に第1の極性の不純物とそれの領域に第1の極性の不純物を含む特遣を必要のではなって、従来の片極性のTFTの製造工程に単に1回のホト工程を追加することによって、安価に、画業マトリクスを含む相補形下下、の機回路が得られる。

第四に、ドライバー回路を構成するTFTのゲート長を画器マトリクスを構成するTFTのそれよりも短かく形成することによって、ドライバー回路の動作速度を向上させ、前且つ、各画素における書込み、保持動作を最適状態に保つことが可能となる。

次に、本発明を更に有効なものとする七つの手 段がもたらす効果について説明する。

第一に、各機能プロックのパターンレイアウト を、第8図、第9図、第10図(a)、(b)の 様にすることによって、特にドライバー回路部の

5 1

- 回路内限アクティブマトリクスパネルが実現される。

第五に、第14図の機にドライバー回路の各出力にテスト回路を設けることによって、従来テストパターンを接示した状態で目視にで行っていたアクティブマトリクスパネルの検査を、電気的にしかも自動で突縮することが可能となる。

第六に、各國者に第15図(a)、(b)の様な構造の保持容量を作り込むことによって、製造コストの上界無しに、しかも、開口率をほとんど減少させること無しに、各國者における電荷の保持をより確実なものとすることが可能となる。

第七に、実装報遣を、第16図(a)、(b)の様なものとすることによって、接続強度及び信 顕性を向上させ得るのみならず、本発明のアクティブマトリクスパネルにバックライト装置を併用 して選過形設示装置を構成する場合に画素マトリ クス郎周辺から不要光が洩れることを防止出来 る。

**盤後に、本発明を特定の衰示システムに応用す** 

製粮度が高められ、回常ビッチという限定された ビッチ内にドライバー回路の単位セルを作り込む ことが可能になる。

第二に、ソース線ドライバー回路のクロック配線を第11回(a)の様に配置することによって、ビデオ信号に混入するクロックノイズを除去し、画面に生ずるライン状の表示ムラを視認不可能なレベルに抑圧することが可能となる。

第三に、第12図に示すサンプルホールド回路 に接続される抵抗を全ソース線に亘って均一化す ることによって、全ソース線への表示信号の書き 込みレベルを完全に均一にすることが可能とな り、ライン状の表示ムラが除去される。

第四に、ソース線ドライバー回路を、第13図(a)の様に構成し、 同図(b)の様な方法で駆動することによって、 同波数 まのクロックで駆動される N 系列のシフトレジスタを用いて 同波数 2 N までビデオ 信号をサンプリング することが 可能となる。 これによって、必ずしもオン電流の大きさが十分でない T F T を用いて 高精細なドライバ

5 2

ることによって得られる効果について違べる。

第一に、本発明をビデオカメラのEVFに応用することによって、従来のCRTを用いたEVFに無かった以下の効果がもたらされる。

- (1) カラーフィルターを備えたアクティブマトリクスパネルを使用することによって、 圏案ピッチが50 μ m 以下の極めて高鞘細なカラーEVFが実現される。 しかも低消費 電力化も促進される。
- (2) 極めて小形・省スペースでしかも極めて駆 量なEVFが実現される。
- (3) EVFの形状の自由度が増大し、例えばフラットEVFの様な斬新な意匠が可能になる。

第二に、本発明を投写形カラー表示検徴に応用 することによって、従来のCRTを用いたものに 綴かった以下の効果がもたらされる。

(1) 液晶ライトバルプを、CRTに比してはるかに小形かつ高額細に形成することが出来るため 投写レンズに口径の小さいものを使用することが 許される。このため、投写形カラー投示装置の小 形化、鑑量化、低コスト化が突現される。

- (2) 本発明のアクティブマトリクスパネルは高い関口率を存するため、小口傷の投写レンズを用いても明るい表示を得ることが出来る。
- (3) CRTによる独写智と異なり、前記ダイクロイックミラー及びダイクロイックブリズムによって赤、緑、資それぞれのライトバルブの光确を完全に一致させ得るため、三色のレジストレーションが大変良好となる。

## 4. 図面の簡単な説明

第1図は、本発明の実施例、即ち、周辺にドライバー回路を集積化したアクティブマトリクスパネルを示した図。

第2図(a)~(1)は、第1図におけるドラ イバー回路の詳細な構成例を示した図。

第3図(a)、(b)は、本発明のアクティブマトリクスパネルの断面構造を例示した図。

第4図(a)~(d)は、本発明のアクティブマトリクスパネルの製造方法を例示した図。

5 5

第18図(a)、(b)は、本発明を更に育効なものとする第七の手段を説明するための図。

第17回は、本発明の第一の応用例を示した 図。

第18図は、本発明の第二の応用例を示した 図。

第19図は、従来技術を説明するための図。

以上

出願人 セイコーエブソン機式会社 代理人 弁理士 上 柳 雅 膂(他1名) 第5回は、本発明に関わるTFTの特性例を単 結晶シリコンMOSFETのそれと比較して示し たM

第6回は、本明細容中におけるゲート長、ゲート幅の定義を示した図。

第7図は、本明細書中における空乏悶幅、シリコン溶膜の膜承の定義を示した図。

第8図、第9図、第10図(a)、(b)は、本発明を更に有効なものとする第一の手段を説明するための図。


第11図(a)、(b)は、本発明を更に有効なものとする第二の手段を説明するための図。


第12図は、本発明を更に有効なものとする第 三の手段を説明するための図。


第13図(a)、(b)は、本発明を更に有効なものとする第四の手段を説明するための図。

第14回は、本発明を更に有効なものとする第 五の手段を説明するための図。


第15図(a)、(b)は、本発明を更に有効なものとする第六の手段を説明するための図。










第3図(11)





第3図ゆ

















-173-




第14図




第15國 (a)




第15 図 ()




第16図 (4)



第16図 (b)



第17國



第18図

第19图